Code Snippets SystemVerilog

Short texts SystemVerilog 🧑‍💻 Code snippets SystemVerilog ✍️ Reading lists SystemVerilog 👀

Functional post-synthesis simulation in Vivado

create_clock -period 10.000 -name clock [get_nets clock] `timescale 1ns / 1ps module test_mod (input clock, input reset, input d_i, output d_o); localparam WIDTH = 4; reg [WIDTH-1:0] r; always @(posedge clock) if (reset == 1’b1) r

Functional post-synthesis simulation in Vivado

create_clock -period 10.000 -name clock [get_nets clock] `timescale 1ns / 1ps module test_mod (input clock, input reset, input d_i, output d_o); localparam WIDTH = 4; reg [WIDTH-1:0] r; always @(posedge clock) if (reset == 1’b1) r

ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (5)」のコード

`default_nettype none module autoplayer #( parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz) parameter real MM = 140 // メトロノームテンポ ) ( input wire clk, input wire ctrl_in, // 制御ボタン入力 output logic [47:0] en_out ); localparam int N_COUNTS = $ceil(CLK_FREQ * 60.0 / MM / 4.0); // 16分音符を基準 localparam int N_TACTS = 880; // データの行数 […]

ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (5)」のコード

`default_nettype none module autoplayer #( parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz) parameter real MM = 140 // メトロノームテンポ ) ( input wire clk, input wire ctrl_in, // 制御ボタン入力 output logic [47:0] en_out ); localparam int N_COUNTS = $ceil(CLK_FREQ * 60.0 / MM / 4.0); // 16分音符を基準 localparam int N_TACTS = 880; // データの行数 […]

ACRi ブログ「DA コンバータがなくてもできる FPGA ピアノ (5)」のコード

`default_nettype none module autoplayer #( parameter real CLK_FREQ = 100e6, // クロック周波数 (Hz) parameter real MM = 140 // メトロノームテンポ ) ( input wire clk, input wire ctrl_in, // 制御ボタン入力 output logic [47:0] en_out ); localparam int N_COUNTS = $ceil(CLK_FREQ * 60.0 / MM / 4.0); // 16分音符を基準 localparam int N_TACTS = 880; // データの行数 […]